19日本国特許庁(JP)

① 特許出願公開

⑩公開特許公報(A) 平3-279997

⑤Int.Cl.5

識別記号

庁内整理番号

❸公開 平成3年(1991)12月11日

G 09 G 5/04

5/06

H 04 N 9/64 8121-5G 8121-5G 7033-5C

審査請求 未請求 請求項の数 3 (全6頁)

図発明の名称 映像信号出力装置

> ②特 頭 平2-80141

> > 泰男

F

平2(1990)3月28日 22出

明 者 個発 入江 愛知県名古屋市瑞穂区堀田通9丁目35番地 ブラザー工業

株式会社内

⑪出 顋 人

ブラザー工業株式会社

弁理士 石川

愛知県名古屋市瑞穂区苗代町15番1号

四代 理 人

外1名

1. 発明の名称

映像信号出力装置

2. 特許請求の範囲

アドレス、データ及び描画制御信号を出 力する画像プロセッサと、画像プロセッサからの 、データ及び制御信号が入力され画像デ を入出力する複数のフレームバッファと、フ ムパッファからの信号をデジタル・アナログ する複数のDA変換器とからなる映像信号出 力接置において、複数のDA変換器へ同期信号を 映像信号に重量して出力する同期信号重量手段を 備えたことを特徴とする映像信号出力装置。

- 複数の映像信号出力を備えたDA変換器 において、複数のDA変換器の複数の映像信号に 同期信号を重量するようにしたことを特徴とする DA変換器。
 - フレームパッファからのデータをアドレ

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、レッド(R)、グリーン(G)、ブ ルー(8)の3種のカラー映像信号を出力する映 像信号出力装置に関する。

〔従来の技術〕

従来、このような映像信号出力装置として第7 図に示すような映像信号出力装置100がある。 映像信号出力装置100は、画像プロセッサ 101を備える。画像プロセッサ101は、R、 B用のフレームバッファ102R、102G、 1028に夫々接続されている。フレームバッフ 02 R、102 G、102 Bの出力側は、 クアップテーブル1 0 4 R 、 1 0 4 G 、 104Bの入力側に接続されてがる。また、ルッ クアップテーブル104R、104G、104B

の出力側は D A 変換器 1 2 5 、 1 2 6 、 1 2 7 の人力側に接続されている。また、表示制御回路 1 0 3 は、フレームパッファ 1 0 2 R 、 1 0 2 G 、 1 0 2 Bに接続され、さらに、 D A 変換器 1 2 5 、 1 2 6 、 1 2 7 に夫々ブランキング信号 (B L A N K *) 1 1 5 と、 D A 変換タイミング信号 (C L O C K) 1 1 4 とが入力され、そして、表示制御回路 1 0 3 からは、同期信号 (S Y N C *) 1 1 6 が G の D A 変換器のみに入力されている。ここでブランキング信号 1 1 5 、同期信号 1 1 6 はロウレベルで有意になるものとする

次に動作を説明する。

表示制御回路103の表示を行なうためのシリアルクロック (SC) 信号113の立上がりに同期して、フレームパッファ102R、102G、102Bのシリアルポートから画像データ117は、か出力される。出力された画像データ117は、ルックアップテーブル104R、104G、104Bによって変換される。ルックアップテー

ブル 1 0 4 R 、 1 0 4 G 、 1 0 4 B により変換された画像データ 1 1 8 は、 D A 変換器 1 2 5 ~ 1 2 7 に入力される。

DA変換器 1 2 5 ~ 1 2 7 は、ルックアップテーブル 1 0 4 R、 1 0 4 G、 1 0 4 B からの画像 データ 1 1 8 と表示制御回路 1 0 3 からのB L A N K * 信号 1 1 5 と S Y N C * 信号 1 1 6 を、 C L O C K 信号 1 1 4 の立ち上がりエッジで第 2 図に示す真理値表に基ずいて D A 変換する。第 6 図に基づいて D A 変換器の出力例を説明する。

第 6 図は 1 水平期間中の B L A N K * 信号 1 1 5 と S Y N C * 信号 1 1 6 と、 R、 G、 B 各 4 の D A 変換器 1 2 5 ~ 1 2 7 の出力 を示す。 帰線区間の始めに B L A N K * 信号 1 1 5 が有意になり、次に、 S Y N C * 信号 1 1 6 が 有意になり、 G の D A 変換器 1 2 6 は、 S Y N C * レベルを出力する。その後、 S Y N C * 信号 1 1 6 が 無意になり、 G の D A 変換器 1 2 5 ~ 1 2 7 は B L A N K レベルを出力する。次に、 B L A N K * 信号 1 1 5 が 無意になり、 帰線期間は終了する。

帰線区間では、入力された画像データ118は無視される。表示区間では B L A N K * 信号115 と S Y N C * 信号116は共に無意である。そして R、 G、 B の各々の D A 変換器 125~127は、入力された画像データ118に基づいた B L A C K レベル以上 W H I T E レベル以下のレベルを出力する。

一般に、CRT装置は、R、G、Bの3種の映像信号入力と、外部同期信号入力には、複合にある。 でして、CRT装置の同期方式には複合に期方式と外部同期方式がある。複合に期方式はは、R、G、Bの3種の映像信号入力のみを使用し、外部同期信号入力は使用しない方式であり、CRT装置はGの映像信号に重量された同期信号から同期信号を分離して他のR、Bの同期をとるようになっている。

一方、外部同期方式は、R、G、Bの3種の映象信号入力と、外部同期信号入力を使用する方式で、CRT装置は外部同期信号で同期をとるようになっている。

(発明が解決しようとする課題)

しかしながら、上記したような従来技術の映像信号出力装置において、Gの映像信号出力をCRT装置のGの映像信号入力に接続すれば、Gのフレームバッファ102Gの内容のみをCRT装置に映し出すことは可能であるいはBのフレームバッファ102Bの内容ののなる。RあるいはBのフレームバッファ102R、102Bの内容のみをCRT装置に映し出す必要がある時は、外部からCRT装置に対して同期信号を入力しなければならないという不配合がある。

本発明は、従来技術の上記した問題点を解決するためになされたものでその目的とするところは、外部からCRT装置に対して同期信号を入力する必要がなく、Gだけでなく、R、Bのフレームバッファの内容をそれぞれ単独にCRT装置に映し出すことができる映像信号出力装置を提供することを目的とする。

特開平3~279997(3)

(課題を解決するための手段)

本発明は、アドレス、データ及び制御信号を出力する画像プロセッサと、画像プロセッサの画像プロセッサと、画像プロセッサの画像で入力され画像でフレームバッファとを設めのフレームバッファとのデータを入出力する複数のフレームバッファからの信号をデジタル・アナログ変換器とからなる映像信号を映像では重量して出力する同期信号重量手段を備えた。

(作用)

上記の構成を有する本発明の映像信号出力装置において、表示制御回路は、R、G、Bの各々のDA変換器に対して同期信号を出力する。すると、R、G、B各々のDA変換器は、映像信号に同期信号を重畳した信号を出力する。

このように同期信号を重量した信号を出力することによって外部からCRT装置に対して同期信号を入力することなく、グリーン(G)だけでなく、レッド(R)あるいはブルー(B)のフレー

ムバッファの内容のみを C R T 装置に映出することができる。

〔実施例〕

以下、本発明の映像信号出力装置を図面を参照 して説明する。第1図は、本発明を具体化したプ ロック図を示す。第1図を参照すると、映像信号 出力装置は画像プロセッサ2を有する。画像プロ セッサ2は、データを書き込む描画動作とフレー ムパッファ1R、1G、1Bからデータを読み込 むことの2つの機能を有し、アドレス線10、デ ータ線11及び制御信号12を介して、フレーム パッファ1R、1G、1Bに接続されており、フ レームパッファ1 R、1 G、1 Bの出力端は、ル ックアップテーブル4R、4G、4Bの入力端に 夫々接続されている。そして、フレームパッファ 1 R、1 G、1 Bは、ランダムポートとシリアル ポートを有するマルチポートピデオRAM複数個 で構成されている。ルックアップテーブルイR、 4 G、 4 B は R A M で構成され、その出力端は DA変換器5R、6G、7BのD; 端子に接続さ

れている。

一方、表示制御回路 3 から、フレームバッファ1 R、1 G、1 Bに対してシリアルクロック信号(SC) 1 3 が送られるようになっており、また、 表示 制御回路 3 からは、 D A 変換クロック信号(C L O C K) 1 4 とブランキング信号(B L A N K *) 1 5 が、また同期信号(S Y N C *) 1 6 が夫々の D A 変換器 5 R、6 G、 7 Bに接続されている。ここで*印はロウレベルで有意になることを示す。

次に動作を説明する。

画像プロセッサ 2 は、フレームバッファ 1 R、 1 G、 1 B の ランダムポートに対してアドレス 1 0 と データ 1 1 を出力するとともに制御信号 1 2 を出力することでフレームバッファ 1 にデータを書き込む。

表示制面回路3のSC信号13の立ち上がりに同期して、フレームバッファ1のシリアルポートから画像データ17が出力される。出力された画像データ17はルックアップテーブル4R、4G、

4 B の アドレスとして入力され、その アドレスに 対応する データ 1 8 が ルック アップテーブル 4 R、 4 G、 4 B より出力されることにより、 画像 デー タ 1 7 が変換される。 変換された画像 データ 1 8 は、 D A 変換器 5 R、 6 G、 7 B に入力される。

本実施例におけるDA変換器5R、6G、7Bは、ルックアップテーブル4からの画像データ18と、表示制御回路3からのBLANK*信号15とSYNC*信号16を、CLOCK信号14の立ち上がりエッジで第2図に示す真理値表に基ずいてDA変換するようになっている

次に、第3図に、1水平期間中のBLANK信号15とSYNC*信号16と、R、G、B、各々のDA変換器5R、6G、7Bの出力を示す。 帰線区間の始めにBLANK*信号15が有悪になり、R、G、B、各のG、7BはBLANKレベルを出力する。次にSYNC*信号16が有意になり、R、G、B、すべてのDA変換器5R、6G、7Bは同期信号としてのSYNCレベルを出力する。その後、

特開平3-279997(4)

上記したようにR、G、B各々のDAを換器 5 R、6 G、7 Bのすべての映像出力には同期信 号が重量されているので、Rのフレームが東すれ はRのフレームがァファ1 Rの内容のみをCRT 装置に映し出すことができて第5 図を照り、 Gの映像信号出力をCRT接置のGの映像信号人力に接続すればGのフレームがマファ1 Gの映像信号出力をCRT接置のGの映像である。 カに接続すればGのフレームができ、まけのみをCRT接置に映し出すことができ、まけのの映像信号出力をCRT接置のGの映像信号出力をCRT接置のGの映像信号 力に接続すればBのフレームパッファの内容のみをCRT装置に映し出すことができる。

尚、上記実施例では、3個のDA変換器5R、6G、7Bの出力をR、G、Bとして記述したが、本発明はR、G、Bには限定されず、Y、I、QヤY、U、Vなどその主旨を逸悦しない範囲で表記に変更を加えることができる。

他の実施例によれば、第1 図に於て、3 個のD A 変換器 5 R、6 G、7 B を集積化したD A 変換器を製造することができる。すなわち、ルックアップテーブル4 R、4 G、4 B からの画像データ1 8 が、3 個のD A 変換器 5 R、6 G、7 B を集積したD A 変換器に送られる。その後、変換された画像データ1 8 が、D A 変換器から送出され

さらに他の実施例によれば、 3 個の D A 変換器 5 R、 6 G、 7 B とルックアップテーブル 4 R、 4 G、 4 B を集積化した D A 変換器が挙げられる。その D A 変換器によればルックアップテーブルを確えており、フレームパッファ 1 R、 1 G、 1 B

からの信号は直接 D A 変換器に送られるようになっている。

(発明の効果)

本発明の映像信号出力装置は以上詳述したことから明らかなように、外部からCRT装置に対して同期信号を入力することなく、Gはもちろん、RあるいはBのフレームバッファの内容のみをCRT装置に映し出すことが可能な映像信号出力装置を提供できる。


4. 図面の簡単な説明

第1図は本発明の映像信号出力装置のブロック図、第2図はDA変換器の動作を示す説明図、第3図は本発明のDA変換器の入出力波形図、第4図は本発明の1水平期間中のR、G、B各々のDA変換器の出力を示した入出力波形図、第6図は、本発明の映像信号出力装置の構成図、第6図は従来技術の1水平期間中のR、G、B各々のDA変換器の入出力を示した波形図、第7図は、

1 … フレームバッファ、 2 … 画像プロセッサ、3 … 表示制御回路、 4 … ルックアップテーブル、5、 6、 7 … D A 変換器、 1 0 … アドレス信号、1 1 … データ信号、 1 2 … 描画制御信号、 1 3 … シリアルロック信号、 1 4 … D A 変換クロック信号、 1 5 … ブランキング信号、 1 6 … 同期信号、 1 7 … 画像データ、 1 8 … 変換後の画像データ、 2 5、 2 6、 2 7 … D A 変換器。

出願人代理人 石 川 泰 男

特開平3-279997(5)





第1図


| CLOCK | SYNC * | BLANK* | 土力 レベル |
|----------|--------|--------|-------------------------|
| <u> </u> | 0 | X | SYNC VKIV |
| 1 | 1 | 0 | BLANKUNIV |
| <u> </u> | 1 | 1 | WHITE VYIV ~ BLACK VYIV |

X:無関係の意味、又,未持続時は1となる。


第2図








APX 312881



第6 図



第7図